（原标题：EUV光刻体育游戏app平台，迎来挑战者）

要是您但愿不错频频碰头，接待标星储藏哦~

起首：履行编译自IEEE，谢谢。

2024年9 月，佳能推出了首款商用版技巧，该技巧有朝一日可能会颠覆起初进的硅芯片制造工艺。这项技巧被称为纳米压印光刻 (NIL) ，能够对小至 14 纳米的电路特征进行图案化，从而使逻辑芯片能够与当前量产的英特尔、AMD和Nvidia处理器相比好意思。

NIL 系统的上风可能会挑战当前主导先进芯片制造的 1.5 亿好意思元机器——极紫外 (EUV) 光刻扫描仪。要是佳能的瞻望正确，其机器最终将以极低的资本提供 EUV 质料的芯片。

该公司的递次与EUV系统全都不同，后者由荷兰ASML 公司独家制造。这家荷兰公司接受的工艺尽头复杂，领先使用千瓦级激光器将熔融的锡滴喷射成等离子体，发出波长为 13.5 纳米的光。然后，这种光通过专诚的光学器件穿过真空室，从图案掩模上反射到硅晶圆上，将图案固定在晶圆上。

比较之下，佳能的系统（已录用给好意思国国防部复古的研发定约德克萨斯电子辩论所）似乎浅显得好笑。浅显来说，它将电路图案印在晶圆上。

纳米压印光刻：更小、更低廉

NIL 的肇端工艺雷同于光刻工艺。它使用聚焦电子束在“掩模”上刻划图案。在 EUV 中，该图案被镜子捕捉，然后反射到硅片上。但在 NIL 中，使用由石英制成的所谓主掩模或模具来创建多个相似由石英制成的复制掩模。

然后将复制掩模径直压在涂有液态树脂（称为抗蚀剂）的晶圆名义上，就像压印钤记一样。然后使用汞灯发出的紫外线（20 世纪 70 年代用于芯片制造的那种）来固化树脂，并将掩模从晶圆上取下。这么，主掩模上的疏通图案就被压印在硅片上的抗蚀剂上。就像基于光刻的芯片制造一样，该图案率领制造晶体管和互连所需的一系列蚀刻、千里积和其他工艺。

印第安纳州普渡大学极点环境材料辩论中心主任、EUV 光源众人Ahmed Hassanein暗示：“这看起来是一种浅显而好意思妙的递次，不错鼓舞无光源纳米光刻技巧，已毕高精度图案化。与 EUV 系统比较，该系统还具有耗电量更少、购买和运行资本更低的上风。”

佳能宣称，与 EUV 比较，这种径直斗争递次需要的要领和器用更少，从而使过程更浅显，操作资本更低。举例，与接受 250 瓦光源的 EUV 系统比较，佳能估量 NIL 仅奢华十分之一的能量。

此外，NIL 占用的晶圆厂洁净室地板空间更小，况且尽头顾惜。如今的 EUV 系统与双层巴士一样大，约 200 立方米。但一套由四个 NIL 系统构成的集群占用的体积还不到这个数字的一半（6.6 x 4.6 x 2.8 米），不外还需要一个掩模复制器用，占用另外 50 立方米的空间。

20 年内已毕生意化 NIL

但这种浅显性是在漫长而不菲的开拓过程之后已毕的。二十多年前，当佳能于 2004 岁首始发奋时，一些辩论实验室还是初始开拓 NIL 技巧。2014 年，为了加速程度，佳能收购了位于德克萨斯州奥斯汀的 Molecular Imprints, Inc . (MII)，该公司是该技巧的早期教育者。这家子公司改名为佳能纳米技巧公司，当前是 NIL 开拓的好意思国研发中心。

但是，即使 MII 加入了佳能的研发器用箱，该技巧也花了 20 年时期才推向阛阓。佳能光学产物业务副首席实行官 Kazunori Iwamoto在位于东京以北 100 公里的宇都宫的 NIL 坐褥基地向IEEE Spectrum暗示，在此时间，佳能必须跳动几个高难度的工程断绝。

在大无数芯片制造中，光刻胶（即用于保捏电路图案的团聚物树脂）会均匀地涂在晶圆名义。但这关于 NIL 来说行欠亨，因为在压印过程中，过剩的树脂会从掩模下方渗出，干预下一次压印操作，从而导致劣势。因此，佳能运用其喷墨打印技巧，以最好量涂抹抗蚀剂，以匹配电路图案。此外，光刻胶的毛细力也经过优化，可在斗争时将材料吸入掩模的蚀刻图案中。

佳能还必须注释在压印过程中晶圆和掩模之间出现气泡，因为气泡会影响器用将掩模与晶圆上已有的任何电路特征对都的材干。治理决议是磋磨一个可迂曲的掩模，中间部分较薄。在压印过程中，领先对掩模中间施加压力，这会将中心向外推，使其领先与光刻胶斗争。然后，两个名义之间的斗争络续向外径向鼓舞，迫使空气从边际排出。这与你在给智高手机贴屏幕保护膜时幸免产生暧昧气泡的作念法没什么不同。

除了通过开拓环境限制技巧来治理颗粒物遏抑问题外，瞄准问题玩忽是最令东说念主头疼的问题。

当电路图案层层重叠时，精准的重叠限制至关进军，以确保通孔（传输信号和电力的层间垂直连气儿）正确对都。NIL 工艺允许一定的回旋余步，但在纳米级责淘气味着很容易发生对都子虚。举例，它们可能来自晶圆平整度和名义特征的变化、晶圆和掩模遗弃不精准以及压印过程中掩模局势的变形。为了最大狂放地减少这种诬陷，佳能接受了一系列险些自动化的技巧。这些技巧包括严格限制操作温度、施加压电力来矫正掩模局势变形，以及施加激光热量来扩展或减轻晶圆并使其和掩模愈加对都。

“咱们将这项独有技巧称为高阶失真校正”，Iwamoto 说说念。“应用这项技巧，咱们当今不错以 1 纳米级的精度重叠电路图案。”

NIL 的脚步与钤记寰宇

治理了悉数这些问题后，佳能的工程师们发明了一种相对浅显的光刻工艺。领先要制作一个主掩模。与其他光刻掩模一样，主掩模亦然通过电子束光刻蚀刻图案而制成的。主掩模包含要印刷的电路磋磨的卓越图案，尺寸为 152.4 x 152.4 毫米，约为光刻不错坐褥的最大芯单方面积的 25 倍。

从这个主掩模不错制作出多个带有凹下图案的复制掩模。每个复制掩模不错坐褥多达 80 个批次，每个批次包含 25 个晶圆。因此一个复成品不错为 2,000 个晶圆制作一层电路。

为了评释 NIL 较低的领有资本，Iwamoto 将其与先进的氩氟化物浸没式光刻系统（EUV 光刻的前身，当前仍在平凡使用）进行了比较，该系统用于产生 20 纳米宽的密集斗争孔阵列。Iwamoto 暗示，关于疏通的产量，以每小时 80 片晶圆 (wph) 的速率责任的 NIL 系统不错将领有资本裁减 43%。佳能的指标是 100wph 决议，通过进一步减少颗粒遏抑、栽植光刻胶质料以及立异和优化 NIL 责任过程，每个复制掩模能够坐褥 340 个批次。Iwamoto 估量，已毕这一指标后，与浸没式光刻比较，领有资本将下落到 59%。

早期接受者？

尽管具有潜在的上风，但要眩惑还是在主流 EUV 上插足巨资的树立制造商在其运营中添加不同类型的光刻系统并非易事。

Hassanein 暗示：“往时十年来，EUV 已成为主流技巧。它克服了好多挑战，能够已毕高坐褥率，并有主义坐褥更小的图案。要是 NIL 思要参与竞争，就需要加速坐褥材干，延迟模具寿命，改善颗粒和碎屑看守，并栽植产量。”

但领先，这项技巧必须进入工场。Iwamoto 暗示，在收到来自日本和国际潜在客户的几份估量后，他们正在进行辩论并演示 NIL。佳能暗示，除了将第一个生意系统运往德克萨斯电子辩论所外，Kioxia（原名东芝存储器）多年来一直在测试 NIL 系统，当前正在评估坐褥原型内存芯片的过程。

Iwamoto 还指出，佳能正在制定积极的 NIL 应用蹊径图。从 2028 岁首始，该公司筹划坐褥高划分率掩模，以坐褥线宽 20 纳米、重叠精度 5 纳米的3D NAND 闪存。关于 DRAM，指标是线宽 10 纳米、重叠精度 2 纳米，而逻辑器件筹划达到线宽 8 纳米、重叠精度 1.6 纳米。要是这些指标能够在该时期领域内已毕，同期栽植晶圆产量，NIL 可能会成为 EUV 的一个有眩惑力的替代决议，尤其是关于精度和资本效益至关进军的应用。

https://spectrum.ieee.org/nanoimprint-lithography

半导体杰作公众号推选

专注半导体限制更多原创履行

关切人人半导体产业动向与趋势

*免责声明：本文由作家原创。著述履行系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复古，要是有任何异议，接待关联半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3996期履行，接待关切。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的履行就点“在看”共享给小伙伴哦体育游戏app平台